Зимняя школа «Программирование для RISC-V» 2025
Организуется YADRO совместно с БГУИР на базе совместной лаборатории, а также с другими ведущими вузами РФ.
Особенностью проведения Зимней школы в БГУИР является работа с soft-процессорным ядром RISC-V, реализованным на отладочной FPGA-плате Digilent ZYBO-Z7-10 (Xilinx Zynq7000 SoC + ARM).
Подробнее — на странице лаборатории на сайте БГУИР.
Понравилась статья?
Ещё материалы, которые могут вас заинтересовать:
- Программный генератор случайных чисел на RISC-V с использованием PUF в DRAM
- Оптимизируем программный декодер JPEG для архитектуры RISC-V
- Физически неклонируемые функции и аппаратная безопасность
- Участие в ежегодном инженерном хакатоне «Soc Design Challenge»
- ИТС-2025. Секция «Проектирование встраиваемых систем»
- Студенты БГУИР приняли участие в ежегодном инженерном хакатоне SoC Design Challenge
- Зимняя школа RISC-V 2025
- Первые результаты работы лаборатории Инженерного Центра Ядро и БГУИР