Водяные знаки в VHDL-описаниях

Проект посвящён разработке программного средства внедрения водяных знаков (watermarks) в VHDL-описания цифровых устройств, реализуемых на FPGA, — для защиты интеллектуальной собственности на разрабатываемые IP-ядра.

После RTL-синтеза логические элементы отображаются на LUT. Модифицируя содержимое LUT, можно внедрить скрытую информацию, не изменяя функциональность схемы.

Результаты

• Разработан метод внедрения и извлечения водяного знака.
• Проверено на ряде тестовых схем.
• Функциональность исходного дизайна сохранена.

Участники: Лавренова А.

Руководитель: Иванюк Александр Александрович, д.т.н., профессор.

Стек: VHDL, Python, Xilinx Vivado.