IP-ядро для оценки частоты акустического сигнала

Реализация на платформе Xilinx Zynq

Индивидуальный проект: реализация на платформе Xilinx Zynq IP-ядра для оценки частоты акустического сигнала.

Блочная диаграмма IP-ядра

Структура IP-ядра

Результаты оценки частоты

Участники: Лобацевич С.

Руководитель: Вашкевич Максим Иосифович, д.т.н., доцент.

Стек: Verilog, Xilinx Vivado/Vitis, Zynq-7000.

Публикации

Поиск по авторам проекта в репозитории БГУИР: