Конфигурируемая кватернионная нейронная сеть (QDNN)
QDNN на базе FPGA Xilinx Zynq с динамической реконфигурацией
Проект исследует аппаратную реализацию реконфигурируемого ускорителя глубокой нейронной сети в алгебре кватернионов (QDNN) на FPGA Xilinx Zynq.
Особенности
- Dynamic Reconfigurable Logic — динамически реконфигурируемые слои (in/out, fullconnect, conv, poolmax, flatten).
- Static Configurable Logic — статическая часть (fetch, decode, writeback, DDR I/O).
- Кватернионное представление снижает число параметров модели и увеличивает плотность вычислений.
Результаты
- Разработана RTL-архитектура ядра.
- Проведён синтез под Zynq-7000.
- Оценена производительность на задаче классификации изображений.
Участники: Осипов А.
Руководитель: Петровский Николай Александрович, к.т.н., доцент.
Стек: Verilog, Xilinx Vivado, Zynq-7000, AXI4.
Публикации
Поиск по авторам проекта в репозитории БГУИР: