Магистранты и аспиранты лаборатории БГУИР-YADRO приняли участие в EDA Conference 2026

Кайкы М.Н. представил «Исследование поведения бистабильных элементов, реализованных на ПЛИС». Исследована возможность использования бистабильного элемента на базе LUT6 в качестве физического источника энтропии для ГИСЧ. На ПЛИС Xilinx Zynq-7000 выполнена серия экспериментов с 1024 элементами при всех возможных конфигурациях обратной связи. Показано, что единообразие зависит от конфигурации и физического размещения ячеек: в большинстве конфигураций более 95% ячеек имеют нулевое единообразие, а максимальное среднее единообразие не превышает 0,0374. Результаты формируют основу для целенаправленного проектирования ячеек с управляемой степенью рассогласования плеч обратной связи.
Тезисы доклада Презентация

Петровский Д.А. выступил с докладом «Сравнение последовательностей случайных чисел, формируемых при постобработке схемами на базе многоканального сигнатурного анализатора и SHA-1». Показано, что модифицированная схема обеспечивает более высокую энтропию по Шеннону и успешно проходит тесты NIST 800-22 при разрядности 48–512 бит, не уступая SHA-1. При этом она требует на 15% меньше LUT-блоков, в 3 раза меньше триггеров и обладает в 5 раз большей расчётной тактовой частотой на ПЛИС xc7z010-1clg400c-1, что подтверждает перспективность схемы для энергоэффективных ГИСЧ в устройствах интернета вещей.
Тезисы доклада Презентация

Бурко Л.А. выступила с докладом «Q-битная физически неклонируемая функция типа конфигурируемый кольцевой осциллятор и оценка её характеристик». Исследованы стабильность, уникальность и единообразие q-битной ФНФ на основе ККО, формирующей q-битный ответ на n-битный запрос. Приведены результаты экспериментальных оценок для ФНФ, реализованных на ПЛИС Xilinx Zynq 7000.
Тезисы доклада Презентация

Трубач К.И. представила доклад «Проектирование компактного реконфигурируемого PUF-контроллера». Разработан реконфигурируемый блок АЛУ для PUF-контроллеров, обеспечивающих генерацию случайных чисел и идентификацию устройств в IoT. Объединение общих вычислительных примитивов (LFSR, XOR-деревья, мажоритирование) в едином тракте данных позволило сократить площадь на FPGA Artix-7 на 57% по сравнению с раздельной реализацией. Микропрограммная перенастройка алгоритмов пред- и постобработки обеспечивает адаптацию к новым криптографическим требованиям без изменения схемотехники.
Тезисы доклада Презентация

Лавренова А.С. представила «Алгоритм внедрения водяных знаков в VHDL-описания цифровых устройств, реализуемых на FPGA». Разработано программное средство для автоматизации исследования устойчивости аппаратных водяных знаков, внедряемых в параметры INIT LUT-блоков, к синтезу и оптимизации в САПР. Предложен метод псевдослучайного распределения битов по свободным ячейкам памяти конфигурации LUT с использованием LFSR. Эксперименты выявили уязвимость водяного знака к оптимизации и показали необходимость специальных приёмов обеспечения устойчивости.
Тезисы доклада Презентация

Тондель Д.А. представила доклад «Аппаратно-программная реализация классификатора на основе модели LST-1 и спектральный анализ его признакового пространства». Рассмотрена реализация бинарного классификатора изображений на основе модели LST-1 на кристалле Xilinx Zynq-7000 XCZ010. Модель обучена на двух классах базы FashionMNIST («t-shirt» и «shirt»), параметры квантованы в формат Q4.12. Спектральный анализ графа признаков LST-слоя показал, что 784 признака сводятся к 106 спектральным направлениям без потери точности, что указывает на избыточность признакового пространства и определяет направление дальнейшего сокращения модели. Сравнивались два варианта реализации: программный на процессоре ARM Cortex-A9 и аппаратно-программный с реализацией LST-слоя в виде IP-ядра на Vitis HLS. Перенос LST-слоя в программируемую логику снижает время классификации одного изображения с 542,6 до 433,7 мкс (ускорение в 1,25 раза) при сохранении точности 86,0%.
Тезисы доклада Презентация